Den Ënnerscheed tëscht DDR4 an DDR5 RAM ass a Geschwindegkeet a Fäegkeeten
No der Organisatioun responsabel fir Computer Erënnerung Standarden (JEDEC), wäert déi nächst Generatioun vun DDR5 zoufälleg Zougang Erënnerung (bekannt als "RAM") ginn duebel sou séier wéi aktuell DDR4 RAM wann et verëffentlecht ass.
JEDEC huet ugekënnegt datt et d'DDR5 Standards iergendwann an 2018. D'Organisatioun seet, datt DDR5 d'Bandbreedung an d'Dicht iwwer DDR4 verduebelt, a wäert mat enger Erhéijung vun der Energieeffizienz kommen.
Och wann de Standard d'nächst Joer offiziell gëtt, ass déi nei Generatioun eréischt no 2020 fir Hiersteller prett.
Et ass derwäert ze notéieren datt den DDR4 Standard am 2012 finaliséiert gouf, awer et huet sech net bis 2015 verbreet, well et néideg war fir Prozessoren a SoCs ze aktualiséieren fir et z'ënnerstëtzen.
Wat ass DDR5
GDDR5 (Double Graphics Data Rate Version 5) SDRAM ass eng Zort High-Performance DRAM Grafikkaart fir Computerapplikatiounen entworf déi héich Bandbreedung erfuerderen.
Wéi säi Virgänger, GDDR4, baséiert et op GDDR5 SDRAM DDR3 Erënnerung déi zweemol d'Datenlinnen am Verglach zum DDR2 SDRAM huet, awer et huet och GDDR5 8-Bit breet Prefetch-Puffer ähnlech wéi GDDR4. GDDR5 SGRAM entsprécht de Standarden ernimmt an der GDDR5 Spezifizéierung vum JEDEC. Et benotzt eng DDR 8N Prefetch Architektur Interface fir héich Leeschtung an Operatioun z'erreechen, déi konfiguréiert kënne ginn fir am x32 oder x16 (Clamshell) Modus ze bedreiwen, deen während der Initialiséierung vum Apparat festgestallt gëtt. GDDR5 2 Transfermaart Interface 32-bëssen Wuert-pro-Zyklus schreiwen Auer (WCK) fir Donnéeën ze / aus ech / O Pins. Den entspriechende Zougang besteet aus -8N Prefetcher,
Oder schreiwen oder liesen, vun engem 2-bëssen Auer CK 256 Daten Transfermaart Zyklus. Den internen Erënnerungskär enthält aacht WCK Auer Datenübertragungen mat entspriechend Hallefzyklen vun 32 Bits Breet an den I / O Pins.
Ënnerscheed tëscht DDR4 an DDR5
GDDR5 Wierker mat verschidden Auer Typ. Kommando Auer Differenz (CK) als Referenz fir Adress- a Kommando Input, a Schreiwen Differenz Auer (WCK) als Referenz fir liesen a schreift. Fir méi präzis ze sinn, SGRAM Zil GDDR5 Aueren, jidderee vun hinnen op zwee Bytes kartéiert.
De WCK bedreift mat zweemol CK Frequenz. Huelt GDDR5 mat 5 Gbit / s Datenrate pro Pin als Beispill, leeft d'CK Auer mat 1.25 GHz an WCK mat 2.5 GHz.
D'CK an d'WCK Auer wäerte wärend der Initialiséierung an der Trainingssequenz ausgeriicht ginn. Dës Kompatibilitéit erlaabt Liesen a Schreiwen mat minimaler latency. Eenzel 32-Bit GDDR5 Pins a Pins, eis Implementatiounen hunn GDDR5 demonstréiert a gesampelt, an e demonstréiert Pabeier iwwer d'Technologien hannert GDDR5
. Den 10. Mee 2008 huet de Kimonda e Produktiounsvolumen vun 512 Mbit GDDR5 Moduler ugekënnegt mat 3.6 Gbit/s (900 MHz), 4.0 Gbit/s (1 GHz) a 4.5 Gbit/s (1.125 GHz). Fir méi Informatiounen klickt Wikipedia
