DDR4 和 DDR5 RAM 之间的区别在于速度和功能
据 JEDEC 称，下一代 DDR5 随机存取存储器 (RAM) 发布时的速度将是当前 DDR4 RAM 的两倍。
JEDEC 已宣布将在 5 年的某个时候最终确定 DDR2018 标准，该组织表示，DDR5 的带宽和密度将是 DDR4 的两倍，并提高能效。
尽管该标准将于明年正式生效，但新一代产品要到 2020 年之后才能为制造商做好准备。
值得注意的是，DDR4 标准在 2012 年就定型了，但直到 2015 年才需要更新处理器和 SoC 以支持它。
什么是DDR5
GDDR5（双图形数据速率 v5）SDRAM 是一种高性能 DRAM 显卡，专为高带宽计算机应用而设计。
与其前身 GDDR4 一样，它基于 GDDR5 SDRAM DDR3，其数据线是 DDR2 SDRAM 的两倍，但它还包含来自类似于 GDDR5 的 8 位宽预取缓冲区的 GDDR4。 GDDR5 SGRAM 符合 JEDEC 在 GDDR5 规范中提到的标准。 它使用 DDR 8N 预取架构接口实现高性能和操作，可配置为在设备初始化期间检测到的 32 x 或 16 x（翻盖）模式下运行。 GDDR5 2 传输接口具有每周期 32 位时钟字 (WCK) 向 I/O 引脚写入数据/从 I/O 引脚写入数据的功能。 对应的访问由-8N预取组成，
或写或读，从 2 位宽时钟上的 CK 256 数据传输周期开始。 内部存储器内核在一个半周期内包含八个 WCK 数据传输，对应于 I/O 引脚上的 32 位宽度。
DDR4和DDR5的区别
GDDR5 适用于不同的时钟类型。 时钟差命令（CK）作为地址和命令输入的参考，写时钟差（WCK）作为读写的参考。 更准确地说，SGRAM GDDR5 时钟的目标，每个时钟都设置为两个字节。
WCK 以两倍于 CK 的频率运行。 以每引脚5 Gbit/s数据速率的GDDR5为例，CK时钟工作在1.25 GHz，WCK工作在2.5 GHz。
CK 和 WCK 时钟将在序列的初始化和训练期间对齐。 这种兼容性使读写延迟最小。 单个 32 位 GDDR5 和 Pin Pins，我们的应用程序已经演示和采样了 GDDR5，并演示了一篇关于 GDDR5 背后技术的论文
. 10 年 2008 月 512 日，Kimunda 宣布量产 5 个 GDDR3.6 模块，额定速率分别为 900 Gbit/s (4.0 MHz)、1 Gbit/s (4.5 GHz) 和 1.125 Gbit/s (XNUMX GHz)。 欲了解更多信息，请访问 维基百科
