DDR4 和 DDR5 RAM 之間的區別在於速度和功能
據負責計算機內存標準的組織“JEDEC”稱，下一代 DDR5 隨機存取存儲器（“RAM”）在發佈時的速度將是當前 DDR4 RAM 的兩倍。
JEDEC 已宣布將在 5 年的某個時候最終確定 DDR2018 標準，該組織表示 DDR5 的帶寬和密度將是 DDR4 的兩倍，並提高能效。
儘管該標準將於明年正式生效，但新一代產品要到 2020 年之後才能為製造商做好準備。
值得注意的是，DDR4 標准在 2012 年就定型了，但直到 2015 年才需要更新處理器和 SoC 以支持它。
什麼是DDR5
GDDR5（雙圖形數據速率第 5 版）SDRAM 是一種高性能 DRAM 圖形卡，專為高帶寬計算機應用而設計。
與其前身 GDDR4 一樣，它基於 GDDR5 SDRAM DDR3，其數據線是 DDR2 SDRAM 的兩倍，但它還包含類似於 GDDR5 的 8 位寬預取緩衝區的 GDDR4。 GDDR5 SGRAM 符合 JEDEC 在 GDDR5 規範中提到的標準。 它使用 DDR 8N 預取架構接口來實現高性能和操作，可以配置為在設備初始化期間檢測到的 32 x 或 16 x（翻蓋）模式下運行。 GDDR5 2 傳輸接口具有每週期 32 位時鐘字 (WCK) 向 I/O 引腳寫入數據/從 I/O 引腳寫入數據的功能。 對應的訪問由-8N預取組成，
或寫入或讀取，從 2 位寬時鐘上的 CK 256 數據傳輸週期開始。 內部存儲器內核在一個半週期內包含八個 WCK 數據傳輸，對應於 I/O 引腳上的 32 位寬度。
DDR4和DDR5的區別
GDDR5 適用於不同的時鐘類型。 時鐘差命令（CK）作為地址和命令輸入的參考，寫時鐘差（WCK）作為讀寫的參考。 更準確地說，SGRAM GDDR5 時鐘的目標，每個時鐘都設置為兩個字節。
WCK 以兩倍於 CK 的頻率運行。 以每引腳5 Gbit/s數據速率的GDDR5為例，CK時鐘工作在1.25 GHz，WCK工作在2.5 GHz。
CK 和 WCK 時鐘將在序列的初始化和訓練期間對齊。 這種兼容性使讀寫延遲最小。 單個 32 位 GDDR5 和 Pin Pins，我們的應用程序已經演示和採樣了 GDDR5，並演示了一篇關於 GDDR5 背後技術的論文
. 10 年 2008 月 512 日，Kimunda 宣布量產 5 個 GDDR3.6 模塊，額定速率分別為 900 Gbit/s (4.0 MHz)、1 Gbit/s (4.5 GHz) 和 1.125 Gbit/s (XNUMX GHz)。 欲了解更多信息，請訪問 維基百科
