Разлика између ДДР4 и ДДР5 РАМ -а је у брзини и могућностима
Према ЈЕДЕЦ -у, следећа генерација ДДР5 меморије са насумичним приступом (РАМ) биће два пута бржа од тренутне ДДР4 РАМ меморије када је пуштена.
ЈЕДЕЦ је најавио да ће финализирати ДДР5 стандарде негдје у 2018. години, а организација каже да ће ДДР5 удвостручити пропусност и густоћу у односу на ДДР4 и доћи до повећања енергетске ефикасности.
Иако ће стандард постати званичан следеће године, нова генерација ће бити спремна за произвођаче тек после 2020. године.
Вреди напоменути да је ДДР4 стандард финализиран 2012. године, али тек 2015. године, када су процесори и СоЦ -ови морали бити ажурирани да би га подржали.
Шта је ДДР5
ГДДР5 (Дуал Грапхицс Дата Рате Версион 5) СДРАМ је врста ДРАМ графичке картице високих перформанси дизајнирана за рачунарске апликације великог пропусног опсега.
Као и његов претходник, ГДДР4, заснован је на ГДДР5 СДРАМ ДДР3 који има двоструко више линија података од ДДР2 СДРАМ-а, али такође садржи ГДДР5 из 8-битних преферера за учитавање сличних ГДДР4. ГДДР5 СГРАМ је у складу са стандардима које ЈЕДЕЦ наводи у спецификацији ГДДР5. Користи интерфејс архитектуре ДДР 8Н за претходно преузимање како би постигао високе перформансе и рад који се може конфигурисати да ради у 32 к или 16 к (преклопна) режиму откривеном током иницијализације уређаја. ГДДР5 2 транспортни интерфејс има 32-битну реч такта по циклусу (ВЦК) уписивање података на/са И/О пинова. Одговарајући приступ састоји се од унапред учитавања -8Н,
Или пишите или читајте из циклуса преноса података ЦК 2 на 256-битном сату. Унутрашње меморијско језгро садржи осам ВЦК преноса података у полу-циклусу који одговарају 32-битној ширини на И/О пиновима.
Разлика између ДДР4 и ДДР5
ГДДР5 ради са различитим типовима такта. Наредба за разлику у такту (ЦК) као референца за адресу и командне уносе, запише разлику такта (ВЦК) као референца која чита и пише. Да будемо прецизнији, циљ СГРАМ ГДДР5 сатова, сваки од њих постављен на два бајта.
ВЦК ради на двострукој фреквенцији ЦК. Узимајући за пример ГДДР5 са брзином преноса података од 5 Гбит/с по пину, ЦК такт ради на 1.25 ГХз и ВЦК на 2.5 ГХз.
ЦК и ВЦК сатови ће бити усклађени током иницијализације и обуке секвенце. Ова компатибилност омогућава читање и писање са минималним кашњењем. Појединачни 32-битни ГДДР5 и пин пинови, наше апликације су демонстрирале и узорковале ГДДР5 и показале рад о технологијама иза ГДДР5
. Кимунда је 10. маја 2008. године најавио обим производње 512 ГДДР5 модула оцењених на 3.6 Гбит/с (900 МХз), 4.0 Гбит/с (1 ГХз) и 4.5 Гбит/с (1.125 ГХз). За више информација посетите Википедиа
